三星MBCFET：为提升晶体管性能、减少功耗和面积打开大门

新冠疫情席卷全球，许多行业感受到疫情的影响。尽管遭遇无法预料的挑战，Samsung Foundry 从未停止发展步伐，继续保持前沿，其全新半导体解决方案可在提升性能的同时降低功耗和芯片面积，以此满足不断增长的行业需求。 面对不利的全球市场环境，三星之所以能继续向前突破，有两大关键原因：GAA 技术的演进，以及在行业合作伙伴协助下进行的设计优化。 MBCFET™ 推动 GAA 技术演进

三星从平面工艺向 FinFET，在多个方面为半导体制造工艺注入新动力。利用 FinFET 架构的优势，三星克服了限制平面晶体管的短沟道效应。随后出现了 GAA 架构，使用纳米线来进一步电压堆叠。基于纳米线的晶体管技术通过抬升通道来增大驱动电流，但存在低漏电流问题，最终限制了它的优势。 纳米线结构需要更多的堆叠层数才能提供足够的驱动电流，而基于纳米片的 MBCFETTM（多桥-通道场效应晶体管）架构具有更大的通道宽度，可产生更大的驱动电流，因此需要的堆叠层数较少，从而能够突破 GAA 架构的限制。 使用纳米片技术的 MBCFETTM 架构，三星再次在晶体管架构设计上取得飞跃。新架构所需面积更小，设计更灵活，运行电压更低，性能更出色，可确保实现低压开关控制和高效开关操作。该技术可生产具有成本效益的高性能晶体管，面积更小且易于扩展。MBCFETTM 不仅改进了晶体管架构，更重要的是，其设计非常契合汽车、人工智能/机器学习（AI/ML）和大量数据库等前沿领域的需要。在这些领域中，高性能、低功耗和小足迹至关重要。 依托设计工艺协同优化，大幅提升晶体管效能

新解决方案能够克服纳米线 GAA 架构的不足。虽然新架构看起来并不复杂，但在实践当中，需要找出功耗和电压流调节之间的良好平衡。为解决这个难题，三星一直在加大投资力度，通过设计工艺协同优化（DTCO）分析，希望能在尺寸和性能之间找到理想的平衡点。 DTCO 分析的目标是研究在工艺和设计中优化晶体管整体性能、功耗和面积（PPA）的方法。 晶体管的性能可通过考察更大的电流是否能够带来更快的速度来衡量。为提升性能，需要尽可能减少芯片设计中可能影响性能的因素。以 MBCFETTM 为例，必须考虑因通道宽度而导致的性能损失，以及因较低功耗而导致的性能下降。在 DTCO 的协助下，三星新开发的解决方案不仅能够通过增加 FinFET 通道宽度，来解决结构的低效问题，还能够在低工作电压下产生大电流，从而为 MBCFETTM 提供更大的工作电流。 在面积优化方面，三星的解决方案是缩小晶体管内的各个部件，从而减小晶体管的整体面积。然而，这种方案需要缩小晶体管中的每一个部件，才能产生理想的效果。而改变尺寸将影响晶体管内的电阻和电容。因此，解决方案必须考虑缩面积可能带来的诸多复杂问题，包括功率溢出和性能下降等。通过与 DTCO 合作，三星研发了四种通道宽度选项，用于不同的性能和功耗平衡目标，确保可客户的多样需求。 例如，SRAM 的字线驱动器可从较小通道宽度所节省的面积中受益。可变通道宽度技术让三星能够提供多个 FF 单元，如原有的FF、低功耗 FF 和高速 FF，从而打造出比 4 纳米工艺更优秀的解决方案。此外，与之前的电路相比，现在的反馈回路仅需要一半的周期时间，可大幅降低功耗。 最终，得益于 DTCO 的助力，Samsung Foundry 客户能够以更低的成本，更迅速地进行节点开发。 与合作伙伴携手，提供成熟的设计基础架构

三星与 Samsung Advanced Foundry Ecosystem（SAFE) 通力协作，从 DTCO 中获得了技术优势。SAFE 是一项综合性计划，汇集了 Samsung Foundry、生态系统合作伙伴和客户，旨在提供前沿的SoC设计。 SAFE 的目标包括：帮助客户快速进入市场；改进签收工艺和产品可靠性；与 Ansys、Cadence、Siemens 和 Synopsys 等行业伙伴合作开发创新解决方案，以优化半导体设计。SAFE 拥有 56 家 IP 合作伙伴，通过协作网络为客户提供超过 4000 项富有竞争力的基础 IP、EDA 格式的基本 RTL-to-GDS 设计方法论文档，以及可访问 AWS 和 Microsoft Azure 等云服务提供商的灵活设计环境。