开发“业界最强能效”下一代磁性随机存储器（MRAM），入选国际电子器件会议（IEDM）重磅论文

2023年三星晶圆代工论坛(SFF)欧洲及日本分论坛，于10月17日和19日分别在德国慕尼黑和日本东京举行。SFF是三星晶圆代工邀请全球合作伙伴和客户分享最新技术、业务战略和愿景的年度盛宴。 eMRAM和MRAM是三星在慕尼黑和东京SFF上重点展示的技术，也是下一代内存创新的核心技术。三星自2019年3月开发并量产28纳米全耗尽绝缘体上硅 (FD-SOI)技术以来，持续提供闪存型eMRAM解决方案，及可作为工作存储器的非易失性RAM（nvRAM）型eMRAM。本文将围绕三星电子发表的，关于三星晶圆代工核心产品组合关键产品MRAM的学术论文，探讨其卓越性能。 三星电子核心MRAM技术：IEDM重磅论文 2022年12月，三星电子在著名的微电子学会议IEEE国际电子器件会议（IEDM）上，发表了题为“World-most energy-efficient MRAM technology for non-volatile RAM applications（适用于非易失性 RAM 应用的业界最强能效MRAM技术）”论文，描述了基于三星28纳米和14纳米逻辑制程节点的nvRAM产品技术。该论文藉由分享杰出研究和突破性成果，入选IEDM内存类别的重磅论文。业界的认可，助力三星迈过前行路上的又一里程碑。 具体而言，增强型磁隧道结（MTJ）的堆叠工艺技术，显著降低了写入错误率（WER）。MTJ也从28纳米节点，缩小到14纳米FinEFT工艺，面积缩小了33%。该尺寸芯片规模，允许在同一晶圆上生产更多芯片，从而产生更多裸芯片（net dies）。此外，读取周期时间加快了2.6倍¹，16Mb封装尺寸缩小至业界最小的商用尺寸30mm²。该解决方案能在-25℃下提供超1E14²次循环的近乎无限耐用性。但最重要的成就，是在 54MB/s 带宽下，主动读取和写入功耗分别为 14mW 和 27mW的业内一流能效。 三星电子的MRAM创新：提高开关效率与MTJ缩放 上述2022年论文，报告了三星电子eMRAM的两大全新成就：提高开关效率和MTJ缩放。 开关效率³是衡量eMRAM性能的关键指标。下图显示了从MTJ堆栈A到C⁴的各种与WER相关的测量结果。如图所示，堆栈C在不对保留产生负面影响的情况下，比堆栈A抑制延迟读取亚稳态（DRM）WER高两个数量级。此外在8Mb矩阵上重复进行单比特WER测试结果证明，芯片中的WER分布降低了20%。通过应用MTJ堆栈工程，可以验证个位数ppb⁵等级。

eMRAM的第二个主要成就，是改进了MTJ缩放。eMRAM架构中，由于开关电流与MTJ位面积成正比，因此需要缩小MTJ尺寸，以降低每比特写入能耗。然而，由于MTJ缩放过程中单元电阻的增加和变化，耐用性和读取裕度有所下降。三星研究团队在创新和独创性展示中突破了这一问题⁶，将电阻面积减少25%，短路故障率降低2.75倍。对比闪存型eMRAM，通过将MTJ尺寸减小25%，降低了NVM型eMRAM的有效写入电流，并为控制MTJ尺寸提供了足够的制造利润空间。 扩展eMRAM产品组合：目标在2026年实现8纳米、2027年实现5纳米 MTJ在后端（BEOL）金属布线工艺之间形成，不会影响逻辑基线，从而允许MRAM以最小的MTJ工艺编号缩小到FinFET节点。三星基于这一点，正在从eMRAM 28纳米技术升级到14纳米FinFET工艺。14纳米FinFET工艺处于开发阶段，符合AEC-Q100⁷一级的汽车半导体可靠性测试国际标准。三星目标在2024年完成开发。 在欧洲举行的SFF 2023上，三星宣布了革新下一代汽车技术的愿景，并计划开发三星首款5纳米eMRAM。除了到2024年推出14纳米eMRAM外，公司还计划进一步扩大eMRAM产品组合，到2026年推出8纳米，到2027年推出5纳米。对比14纳米制程，8纳米eMRAM有望将密度提升30%，速度提高33%。 本系列的下一篇文章，将探讨有望引领电动汽车和自动驾驶汽车时代的eMRAM技术问题。

---

_{¹ 读取周期时间：两次连续内存读取操作启动之间的时间延迟。 ² 1E14：100 万亿 ³ 开关效率通过将能垒除以写入偏置计算得出。 ⁴ “堆栈A”指现有的POR堆栈过程，“堆栈C”指改进的情况。 ⁵ ppb：十亿分之一，相当于每十亿次写入发生一次写入失败。 ⁶ 参考文献：C. Park 等。 al.，“Low RA Magnetic Tunnel Junction Arrays in Conjunction with Low Switching Current and High Breakdown Voltage for STTMRAM at 10 nm and Beyond（10 纳米及以上制程 STTMRAM 的低 RA 磁隧道结陈列与低开关电流和高击穿电压相结合）”，VLSI Tech.，第 185-186 页（2018 年）。 ⁷ 美国汽车电子委员会(AEC)-Q100：汽车应用中使用的封装集成电路的压力测试资格。 环境工作温度范围分为四个等级（0-3）。}